Estructura de un programa en VHDL

Mai multe ca acesta

leyes que regulan el comercio exterior

creat de Alejandro Alcantara

Aplicaciones de la Estadística

creat de juana iñiguez espitia

Tipos de periféricos

creat de Camila Caiza

MEDIDAS DE DISPERSION

creat de JUAN DAVID PADILLA

Estructura de un programa en VHDL

Topic principal

Instrucciones secuenciales: IF-THEN-ELSE, IF-THEN-ELSIF-THEN-ELSE, CASE-WHEN, FOOR LOOP, FUNCIONES BOOLEANAS

Instrucciones concurrentes: WHEN-ELSE, WITH-SELECT, FOOR GENERATE, FUNCIONES BOOLEANAS

Tipos de datos usados por SIGNAL:BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR

Instrucciones: ARCHITECTURE, OF, IS, BEGIN, PROCESS, END, SIGNAL

ENTIDAD

La entidad pueden etiquetarse con cualquier nombre, siguiendo las reglas básicas que se usan para etiquetar un archivo común

Los puertos pueden etiquetarse con cualquier nombre, siguiendo las reglas básicas que se usan para etiquetar un archivo común

Tipos de datos: BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR

Instrucciones:ENTYTI,PORT, IS, END, OUT, IN, INOUT

LIBRERIAS

Librerias estadarizadas por la IEEE

Libreria principal: IEEE:STD_LOGIC_1164.ALL

Instrucciones: USE, LIBRARY